Diseño de un decodificador BCD para display de 7 segmentos de una FPGA "BASYS 2"
Para el primer laboratorio de la materia de Sistemas Digitales I se propuso realizar el proceso de diseño de un decodificador hexadecimal codificado en binario para se implementado en la FPGA "BASYS 2" para lo cual,después de haber planteado la tabla de verdad de los 7 segmentos del display y para la simplificación de la etapa de diseño, recurrimos al programa "Boole-Deusto" el cual es capaz de realizar la simplificación de términos en las ecuaciones resultantes de la solución de los distintos mapas de karnaugh, además de la facilidad de visualizar el equivalente de las funciones resultantes en compuertas Nand o Nor según las necesidades del usuario y finalmente, también puede generar el código del circuito combinacional en varios idiomas de descripción de hardware entre los que se encuentra el código en VHDL y del cual hicimos uso.
En la página "anexos" del blog se encuentran el archivo "DECO.sco" y el programa "Boole-deusto" para descargar en el cual pueden evidenciarse:
1) La tabla de verdad del display de 7 segmentos
2) Los mapas de Karnaugh de cada segmento (con simplificación con "ceros" o con "unos")
3) Las ecuaciones correspondientes a cada segmento resultantes de los mapas de Karnaugh
4) El circuito combinacional implementado en compuertas lógicas Nand o Nor
------------------------------------------------------------------------------------------------------------
